8086/8088CPU 的内部结构分为哪两大模块，各自的主要功能是什么?

按功能可分成两大部分: 执行单元(EU) 和总线接口单元 (BIU)
执行单元(EU) : 由 8 个通用存器、1 个标志寄存器、算术逻辑运算单元 ALU 及 EU 控制单元组成。EU 从 BIU 指队列存器中获得指令和待处理数据进行操作。负责指令译码和执行
总线接口单元(BIU): 包括 4 个段存器、1 个指令指针寄存器 IP、1 个指令队列、和 20 位地址加法器。负责物理地址形成、取指令、指令排队、读写操作数和总线控制。
BIU 负责取指令，EU 负责指令的执行，它们之间既互相独立又互相配合使得 CPU 可以在执行指令的同时进行取指令的操作，即实现了取指令和执行指令的并行工作，提高了CPU 和总线的利用率，从而提高了指令的处理速度

8086 如何响应一个外部的 INTR 中断请求?

在 INTR 中断请求响应条件满足的情况下，

8086 在连续的两个总线周期中发出INTA中断请求响应信号:
在第二个 INTA信号期间，中断源经数据总线向 8086 发出一字节的中断类型码，8086 收到中断类型码后放入暂存器;
8086 保护现场: 标志寄存器入栈，清除 IF、TF 标志位，断点 CS、IP 值入栈;
8086 将中断类型码乘 4 后得到中断向量表的入口地址,从此地址开始的 4个单元中读出中断服务程序的入口地址 (CS: IP) ;(5) 8086 从此地址取指令执行，使控制转向中断处理过程

8086 系统中的寻址空间采用什么结构，用什么信号作为体选信号。

8086系统中的存储器空间采用分体结构。即将1MB的存储器空间分为两个体:奇地址存储体和偶地址存储体，各为512KB。奇地址存储体的数据线与系统数据总线高八位相连，用BHE=0作为选通信号。偶地址存储体的数据线与系统数据总线低八位相连，用A0=0作为选通信号。

8086 处理器的输入控制信号 RESET，READY，HOLD 的含义各是什么?当它们有效时，8086CPU将出现何种反应?

RESET:复位输入信号，高电平有效。该引脚有效时，将迫使 8086 处理器回到其初始状态;转为无效时，CPU 重新开始工作。

READY: 准备好信号，高电平有效的输入信号，表示存储器或 I/0 端口准备好处理器的运行速度远远快于存储器和 /0 端口，当处理器检测到 READY=O 时，存储器或 I/0 端口不能按基本的总线周期进行数据交换时，需要插入一个等待状态 Tw，当处理器检测到 READY=1 时，可以进行数据交换时。

HOLD: 总线请求，是一个高电平有效的输入信号。该引脚有效时，表示其它总线主控设备向处理器申请使用原来由处理器控制的总线。

在最小模式下，8086CPU 一个基本的总线周期一般由几个时钟周期组成? 以读总线周期为例，请说明在每个时钟周期中，CPU 做了哪些工作?

8086 一个基本的总线周期一般由 4 个时钟周期 (T，T，T;，T) 组成
T1: CPU 向数据/地址分时复用总线上发出访问存储器或 I/0 端口的地址信息。

T2: CPU 从总线上撤销地址，发出RD读控制信号，使复用总线的低 8 位处于高阻
状态

T3: 数据/地址分时复用总线的低 8 位上出现从内存或 I/0 端口读入的数据。

T4: 8086 完成数据传送，控制信号变为无效，结束总线周期。

简述 I/0 接口的基本功能是什么? 接口内部一般由哪些寄存器组成?

I/0 设备的选择。
对输入/输出的数据进行缓冲、隔离和锁存。
对信号的形式和数据的格式进行变换。
与 CPU 和 I/0 设备进行联络。

接口内部寄存器的种类:一般由数据、状态和控制三类寄存器组成。

简述存储器系统的 3 级层次结构及各层存储部件特点。

为解决容量、速度和价格的矛盾，存储系统采用 3 级层次结构,单位价格和速度自上而下逐层减少，容量自上而下逐层增加。
存储系统的各层存储部件自上而下依次是:高速缓存、内存 (主存(RAM/ROM)) ，外存(辅助) 如磁盘、光盘等

高速缓存器集成在 CPU 芯片或主存上，用于暂存主存和处理器交瓦的数据，以减少频繁读取主存而影响处理器速度

内存储器则可和处理器直接交换数据:

外存储器必须经过主存存储器，才可与处理器进行数据交换。

什么是内部中断，8086/8088CPU 有哪些内部中断。

内部中断是由于 CPU 内部标志位的变化、或者是指令执行过程中发生了某些错误、或者是执行中断指令而引起的中断。8086/8088CPU 内部中断有: 除法错误中断，中断类型号为 0;单步中断，中断类型号为 1; 断点中断，中断类型号为 3;溢出中断，中断类型号为 4; 指定类型的中断指令，如 INT N。

比较 SRAM 和 DRAM 的特点。

SRAM 特点:

存储的数据信息只要不断电，就不会丢失;不需要定时刷新，简化了外部电路。
相对动态 RAM，存取速度更快
内部电路结构复杂，集成度较低，功耗较大，制造价格成本较高。
一般用作高速缓冲存储器(cache)

DRAM 的特点主要有:

集成度高、功耗小，制作成本低，适合制作大规模和超大规模集成电路.微机内存储器几乎都是由 DRAM 组成
由于电容存在漏电现象，存储的数据不能长久保存，因此需要专门的动态刷新电路，定期给电容补充电荷，以避免存储数据的丢失或歧变

8253 的三个计数通道中都有三个引脚一CLK、OUT 和 GATE，请说出这三个信号的功能?

CLK 信号用于输入定时基准脉冲或计数脉冲。

OUT 信号是输出信号，以相应的电平指示计数的完成，或输出脉冲波形

GATE 信号门控输入，用于启动或禁止计数器的操作，以使计数器和计测对象同步。

INTR、INTA、NMI、ALE、HOLD、HLDA 引脚的名称各是什么?

INTR 是可屏蔽请求信号，

INTA 中断响应信号，

NMI 是不可屏蔽中断请求信号，

ALE 是地址锁存允许信号，

HOLD 总线请求信号，

HLDA 总线请求响应信号。

可屏蔽中断控制器 8259A 中有哪几个寄存器，作用分别是什么?

有三个寄存器，分别是：

中断请求寄存器 IRR，用来接收外部设备发来的中断请求;
中断屏蔽寄存器 IMR，用来屏蔽某些外部的中断请求，动态改变中断优先级;
中断服务寄存器 ISR，存放当前正在服务的所有中断请求。